“内存墙依旧存在，甚至情况或许还在进一步恶化。”美光HBM设计架构方向专家拉古·斯里拉马内尼（Ragu Sriramaneni）于当地时间23日在美国斯坦福大学举办的半导体学术会议Hot Chips 2026上发表上述观点。 内存墙指负责运算的芯片性能飞速提升，但负责传输数据的内存跟不上运算速度，由此产生的性能瓶颈。进入人工智能时代后，这一瓶颈非但没有缓解，反而愈发严重。 斯里拉马内尼表示，AI芯片的运算性能每两年约提升3倍，但承担数据供给的HBM（高带宽内存）同期性能提升还不到2倍。即便搭载运算能力再强的芯片，如果数据传输通道狭窄，最终性能也会被通道速度所束缚。他预判：“打破运算单元与内存之间的边界，全新架构设计，将会是翻越内存墙的一条路径。” 斯里拉马内尼以一款将2颗GPU与8颗12层HBM4集成在一起的最新封装产品举例，该封装整体芯片面积当中，内存占比约90%。也就是说，内存占用的芯片面积，是负责运算的GPU的8倍以上。他称：“HBM体积还不及一枚邮票，却需要设计、工艺、封装技术全部完美匹配，是难度最高的产品。” 内存占用面积过大，也带来供给端的压力。要生产同等容量产品，HBM消耗的硅片晶圆数量约为普通DDR5内存的3倍。这意味着同一工厂，HBM的产出数量会被大幅压缩。斯里拉马内尼解释：“技术代际迭代，该差距还在持续拉大。速度提升、芯片尺寸变大、堆叠层数增加，都会同步推高所需芯片面积。” 散热问题也越来越成为发展阻碍。他补充，随着数据交互速率不断提高，散热已经成为设计阶段需要优先考量的约束条件。HBM为多层DRAM堆叠结构，发热最严重的底层产生的热量，需要穿透全部堆叠层，传导至带有散热装置的顶层。而DRAM一旦温度过高，就极易出现故障。他表示行业现已进入先测算散热，再搭建芯片架构的阶段，液冷散热、芯片超薄贴合等技术正成为主流解决方案。 上述各类难题，都体现在美光近期开启量产的第六代产品HBM4之上。HBM将数据通路与存储单元相较上一代扩充一倍，大幅提升单次数据处理量，单颗Cube带宽可达每秒2.8TB。美光正将该产品供应给英伟达下一代AI芯片Vera Rubin。
「杂乱小第320部分」内容速览：整理思路与实用技巧
「杂乱小第320部分」是一类连载式合集中的其中一个编号单元，它延续了该系列一贯的做法：把日常积累的零散经验、随手记下的观察和临时想到的办法，按顺序编号归拢在一起。编号本身没有特别的含义，它的作用更像书架上的一格抽屉，让杂乱的信息有一个可以被检索的位置。第320部分之所以值得单独拿出来看，是因为它恰好覆盖了从收集、筛选到落地执行的一整套流程，篇幅不长，却能被当作一份通用的整理手册来用。
从结构上看，这一部分可以拆成三条线索。第一条是收集，强调先记录再判断，不要在输入阶段就急着评价好坏，否则大量有价值的边角信息会被提前筛掉。第二条是筛选，讲的是如何给信息设定标准，比如时效性、可复用性，以及它与自己当前目标的距离。第三条是落地，把看似琐碎的条目转成可以当天执行的小动作，避免笔记越记越多、行动却没有发生。三条线索彼此衔接，构成了这个部分的基本骨架。
阅读方法上，建议采用三遍法。第一遍通读，只求了解大致轮廓，遇到陌生的词先做记号，不必停留；第二遍带着问题读，把与自己工作生活相关的条目单独挑出来，抄到一页纸上；第三遍做减法，删掉那些看起来有趣但短期内不会用到的内容。经过这三遍，一份杂乱的合集通常会被压缩成十几条真正能用的要点，记忆负担明显下降，日后复盘也更容易。
需要提醒的是几个常见误区。其一，把编号当作质量的排序，编号靠前或靠后并不代表内容更重要；其二，只收藏不整理，收藏夹越满，实际可用的信息反而越少；其三，追求一次读透，这类合集本身由碎片化信息组成，读一部分、用一部分才是正常节奏。另外，遇到表述含糊的条目，不妨先按自己的理解写下注解，等有实际案例再回头修正，这比反复纠结原意更有效率。
总体而言，杂乱小第320部分可以看作一次关于信息整理的示范：不追求体系宏大，只求每一步都能落到位。把它当作工具而不是任务，按需取用、定期回看，零散的经验才会慢慢连成属于自己的方法。对习惯了碎片化阅读的人来说，这种“读一段、用一条”的方式，往往比硬啃一本厚书更管用。
